kr-patent-symbol-design

한국 특허 도면 부호 체계 설계

무엇을 하는가

청구항·도면을 분석하여 한국 특허 실무에 부합하는 도면 부호 체계를 설계한다. 부호는 명세서 본문·도면·청구항 사이의 정합성 골격이므로, 명세서 본문 작성 전 단계에서 먼저 확정한다.

핵심 원칙

1. 계층적 넘버링

부호는 백 단위/십 단위/일 단위로 계층화한다. 같은 상위 부호 아래 하위 구성요소는 그 백 단위 안의 십 단위·일 단위로 배치한다.

100  시스템 (최상위)
  110  서브시스템 A
  120  서브시스템 B
    121, 122, 123, 124  서브시스템 B의 채널/단계별 구성요소
  130  서브시스템 C
    131-134  서브시스템 C의 채널별 구성요소

이 패턴이 일관되어야 변리사·심사관·법원이 "121-124가 형제 관계"임을 즉시 인식한다.

2. 시스템 부호 vs 방법 단계 부호 분리 (S-prefix)

방법 발명의 단계 부호는 반드시 S 접두사를 붙인다. 시스템 부호의 숫자와 방법 단계 부호의 숫자가 중복되어도 S 접두사로 명확히 구분되므로 실무상 허용된다.

시스템:  120  다중 게인 증폭부
         121-124  제1-4 게인 스테이지

방법:    S100  빔 진단 방법
         S110  채널 분배
         S120  병렬 증폭
         S130  유효성 판정

S110과 110이 동시에 등장해도 명확하므로 허용.

2-1. ★ 처리 로직에 ~부를 붙이지 않는다 (블록 남발 금지)

마스터 프롬프트 A-5의 절대 규칙이다. 시스템 구성을 설계할 때 물리적 실체가 있는 블록만 ~부로 분리하고, 변환·판정·산출 같은 내부 처리 로직은 단일 제어부(또는 청구항이 그렇게 부른다면 프로세서) 안으로 통합한다.

구분	~부 분리	예
입력계	○	수신부, 스캔부, 센서부, 입출력부
저장계	○	저장부, 메모리, 데이터베이스 저장부
출력계	○	사용자 인터페이스부, 디스플레이부, 광학 출력부, 알림부, 통신부
연산 주체	○ (단 1개)	제어부, 프로세서
내부 처리 로직	✗	~획득부, ~판단부, ~탐색부, ~판정부, ~검증부, ~생성부, ~산출부, ~분석부

판별 기준: 그 ~부를 떼어 내어 별도 부품으로 살 수 있는가. 없으면 처리 로직이므로 제어부에 통합한다.

설계 시 자기 점검: 청구항의 시스템 독립항에 등장하지 않는 ~부가 도면에 있으면 그것은 근거 없는 블록이다. 청구항이 메모리와 프로세서만 기재했다면 도면도 그 둘 + 입출력계·통신계까지만 블록화한다.

위반 시 파급이 크다: 처리 로직을 7개 ~부로 쪼개 두면 (i) 도면이 근거 없는 하드웨어 블록으로 채워지고, (ii) 본문 전체가 그 부호를 물고 서술되어 나중에 되돌리려면 60여 곳을 고쳐야 하며, (iii) 심사관이 청구항에 없는 구성을 발명의 필수 구성으로 오인할 여지를 준다. Stage 2(부호 설계) 시점에 반드시 걸러라. 본문 작성 후에는 비용이 수십 배다.

3. 충돌 회피 — 같은 카테고리 안에서만

• 시스템 부호끼리는 절대 중복 금지
• 방법 단계 부호(S110, S120 등)끼리도 절대 중복 금지
• 다른 카테고리 사이(시스템 110 vs 단계 S110)는 허용

4. "왜 121부터?"가 자연스러워야

부호 추가 시 기존 패턴을 깨지 말 것. 121-124 게인 스테이지가 이미 있는데 유효성 판정부에 135-138을 주면 "왜 131-134를 비웠지?" 의문이 생긴다. 가급적 부모-자식 패턴 일관성을 유지한다.

좋음:

120  증폭부 ─ 121-124  채널별 스테이지
130  생성부 ─ 131-134  채널별 판정부

나쁨:

120  증폭부 ─ 121-124  채널별 스테이지
130  생성부 ─ 135-138  채널별 판정부 (131-134 비어있음 — 왜?)